大风热搜网在AI算力需求井喷的当下，高带宽内存（HBM）已成为芯片巨头们争夺技术高地的核心战场。最新行业动向显示，SK海力士正酝酿一场关键的技术反攻——在其下一代HBM4E产品的“逻辑芯片”上，计划全面采用台积电的3纳米制程。
这一举动的矛头十分明确：就是要在性能上扳回一城，扭转此前落后于三星的局面。此前，SK海力士虽然凭借HBM4的出货量稳住了市场地位，但在核心性能指标上，被采用更先进工艺的三星甩在身后。今年交付给英伟达的HBM4，其逻辑芯片用的还是台积电12纳米工艺，而三星同期已用上了4纳米。
所谓HBM，可以理解为AI芯片的“超级仓库”，其核心由负责存储的DRAM堆栈和负责数据处理的“逻辑芯片”组成。以往大家拼的是DRAM的堆叠层数，现在竞争已升级到逻辑芯片的制程工艺上。更精细的3纳米工艺，意味着电子传输路径更短，不仅能显著提升数据处理速度，还能降低功耗，让AI运算更高效。
据透露，SK海力士的HBM4E将为DRAM核心采用最新的1c代10纳米级工艺，而真正的杀手锏则是那颗采用3纳米工艺打造的逻辑芯片。相比之下，三星的HBM4虽然DRAM工艺与SK海力士下一代持平，但逻辑芯片仅停留在4纳米。这使得SK海力士有望在下一代产品中实现性能反超。
这一战略转变也反映出市场需求的进化。随着英伟达、AMD、谷歌等巨头纷纷宣布在下一代AI芯片中采用HBM4E，客户对性能的极致追求已压倒了对成本的顾虑。SK海力士此举，正是为了向英伟达等大客户证明，它不仅能提供稳定的供应，更能提供最强的性能。据悉，这款采用3纳米逻辑芯片的HBM4E，将率先应用于英伟达下一代顶级AI芯片“Vera Rubin Ultra”中。
业内分析认为，这场围绕逻辑芯片工艺的升级战，标志着“定制HBM”时代的到来。未来，根据不同客户的需求，HBM的逻辑层可能会出现多种工艺并存的局面。但可以肯定的是，3纳米工艺将成为高端市场的主流选择，而这场由工艺精度驱动的性能竞赛，才刚刚进入白热化阶段。
